

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2001-274632
(P2001-274632A)

(43) 公開日 平成13年10月5日 (2001.10.5)

(51) Int.Cl.⁷

H 0 3 F 1/02
1/32

識別記号

F I

H 0 3 F 1/02
1/32

テーマコード(参考)

5 J 0 9 0
5 J 0 9 2

審査請求 未請求 請求項の数 3 O L (全 6 頁)

(21) 出願番号 特願2000-87783(P2000-87783)

(22) 出願日 平成12年3月28日 (2000.3.28)

(71) 出願人 000004330

日本無線株式会社

東京都三鷹市下連雀5丁目1番1号

(72) 発明者 伊藤 章

東京都三鷹市下連雀5丁目1番1号 日本無線株式会社内

(72) 発明者 坂本 廣徳

東京都三鷹市下連雀5丁目1番1号 日本無線株式会社内

(74) 代理人 100075258

弁理士 吉田 研二 (外2名)


最終頁に続く

(54) 【発明の名称】 増幅装置及び消費電力制御方法

(57) 【要約】

【課題】 ゲート・ソース間電圧 V_{gs} の可変制御及びドレイン電流 I_d の定電流化を伴わずに、FET増幅器の消費電力を信号レベルに応じて低減できるようにする。

【解決手段】 FET T_r を増幅素子として用いる増幅器への信号入力レベルを示すレベル情報に基づき、制御回路38が電源電圧の値を決め、その結果に応じスイッチ部42を制御して電源電圧たるドレイン・ソース間電圧 V_{ds} を切り換える。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】 増幅素子としてソース接地FETを有するFET増幅器と、
上記FETのドレイン・ソース間に電源電圧を印加する電源回路と、
上記FETのドレイン・ソース間電圧に対して当該FETのドレイン電流が飽和している飽和領域が増幅に使用されるよう、かつ、上記FETにて増幅される信号のレベルが高いときには高くまた低いときには低くなるよう、上記電源電圧を制御する制御回路と、
を備えることを特徴とする増幅装置。

【請求項2】 請求項1記載の増幅装置において、
電源回路が、いずれも上記飽和領域に属する複数通りの電源電圧を発生させる電源部と、これら複数通りの電源電圧の中からいずれかを出力すべく制御信号により制御されるスイッチ部とを有し、
制御回路が、上記FETにて増幅される信号のレベルに応じて上記制御信号を発生させることにより、上記電源電圧を制御することを特徴とする増幅装置。

【請求項3】 ソース接地FETのドレイン・ソース間電圧に対して当該FETのドレイン電流が飽和している飽和領域を用いて、当該FETによる信号の電力増幅を行う際に、当該信号のレベルに応じて当該FETのドレイン・ソース間電圧を変化させることにより、上記FETにより消費される電力を上記信号のレベルの変動に追従して変化させることを特徴とする消費電力制御方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、増幅素子たるFET（電界効果トランジスタ）による消費電力を制御する方法に関し、更には、その方法を実施するための手段を備えた増幅装置に関する。

【0002】

【従来の技術】携帯電話等に代表されるデジタル移動体通信においては、基地局（ブースタ等の中継機を含む。以下同様）を構成する電力増幅器に対して、直線性（低歪特性）が要求される。そのため、後に説明するフォードフォワード方式等の歪補償技術を用いる。同様の歪補償技術は、例えば、近い将来日本で実施される予定のデジタル地上波テレビジョン放送における放送局・中継局の電力増幅器でも、用いうる。しかし、放送的な電力増幅器への入力信号レベルがほぼ一定でありさほど時間変動をみせないのに対し、移動体通信用基地局の電力増幅器への入力信号レベルは、通常、通話量（本願では「通話」に音声通話のみならずデータ通信等をも含める）に応じて時々刻々と変化する。電力増幅器にてA級又はAB級増幅を行っている場合、電力増幅すべき信号のレベルが低いときや無信号時と、信号レベルが高いとき（最大出力時）とを比較しても、増幅素子例えばFETにおける消費電流はさほど変化しないことから、（F

E Tから増幅出力される信号の電力）／（FETに入力される電力即ち消費電力）で与えられる効率は、電力増幅すべき信号のレベルが低いときほど下がってしまう。

【0003】増幅素子としてFETを用いる増幅器即ちFET増幅器に関しては、この問題点を解決するため、これまでもいくつかの解決策が提案されている。第1の解決策としては、図4に示すように、増幅素子である電解効果トランジスタTrに対して電源10から一定のドレイン・ソース間電圧Vdsを印加し、電力増幅すべき信号のレベルを示す“制御入力”に応じ電源12から電解効果トランジスタTrに印加されるゲート・ソース間電圧Vgsを変化させる方法がある。増幅用のFETTrとしてGaAsFETを用いている場合もMOSFETを用いている場合も、それぞれ図6（a）又は（b）のソース接地静特性に示されるように、ゲート・ソース間電圧Vgsが変化するとドレイン電流Idが変化するため、図4に示す電源制御回路を用いることにより、ドレイン・ソース間電圧Vdsとドレイン電流Idとの乗算により求められる消費電力を、必要に応じて変化させることができる。即ち、電力増幅すべき信号のレベルが低いときにゲート・ソース間電圧Vgsを下げて消費電力を低減するといった処置が可能になる。

【0004】増幅すべき信号のレベルが低いときに効率が下がるという問題に対する第2の解決策としては、特開平7-321561号公報に記載されている方法がある。この方法は、図5に示すように、DC/DCコンバータ14及び定電流回路16を用いる手法である。DC/DCコンバータ14は、FETTrにて増幅すべき信号のレベルを与える“制御入力”に応じた値の直流電圧へと、外部から与えられる直流の“電源入力”を変換するための回路である。定電流回路16は、DC/DCコンバータ14から与えられる直流電圧をFETTrのドレイン・ソース間に印加する。定電流回路16は、同時に、FETTrのゲート・ソース間電圧Vgsを自動制御することにより、ドレイン電流Idを一定値に保つ（定電流化する）。このような電源制御回路によっても、FETTrにて増幅すべき信号のレベルが低いときに、FETTrにおける消費電力を低減させることができる。

【0005】

【発明が解決しようとする課題】しかしながら、上述した第1及び第2の解決策には、それぞれ問題点がある。

【0006】まず、ゲート・ソース間電圧Vgsに対するドレイン電流Idのばらつきは、出力の大きなFETほど（大型のFETほど）大きい。そのため、大出力用のFETを電力増幅用の素子として用いる第1の解決策を施したFET増幅器を生産する場合、FET間にある上述の特性ばらつきに対処するための微調整が必要になる。これは、低価格での量産を実現する上で、支障となる。また、ゲート・ソース間電圧Vgsを変化させる

3

と、即ちゲートバイアス条件を変化させると、FETの動作点が大きく変わり、その結果として増幅器の振幅周波数特性や通過位相特性が変化する。他方で、フィードフォワード方式、プリディストーション方式等の歪補償技術を使用して低歪化を実現する歪補償増幅器においては、歪補償のため信号の振幅や位相を調整する。従って、この種の歪補償増幅器にて第1の解決策を採用すると、歪補償のための振幅・位相調整を広い振幅・位相範囲に亘って実施しなければならなくなり、歪補償制御に困難性が生まれる。

【0007】次に、第2の解決策では、ドレイン電流 I_d を定電流化しているため、入力信号の大小・有無に応じてドレイン電流 I_d が変化するA級やB級での増幅は行えない。即ち、A級増幅は線形性は良好であるものの効率が低く発熱が多くなりやすいため、大電力増幅と良好な線形性とが同時に要求される電力増幅器例えば移動体通信用基地局の電力増幅器では、無信号時・低出力時における効率が比較的良好で発熱が比較的少ないA級増幅或いはB級増幅を行いたいが、図5に示す回路ではA級増幅しか行えない。

【0008】本発明は、このような問題点を解決することを課題としてなされたものであり、FET間の特性ばらつきを補うための微調整をなくすことができ、歪補償増幅器にも適用でき、A級やB級でも動作させられるよう、FETを増幅素子として用いる増幅装置における消費電力制御方法を改善することを目的とする。

【0009】

【課題を解決するための手段】このような目的を達成するために、本発明に係る増幅装置は、(1)増幅素子としてソース接地FETを有するFET増幅器と、(2)上記FETのドレイン・ソース間に電源電圧を印加する電源回路と、(3)上記FETのドレイン・ソース間電圧に対して当該FETのドレイン電流が飽和(ピンチオフ)している飽和領域が増幅に使用されるよう、かつ、上記FETにて増幅される信号のレベルが高いときには高くまた低いときには低くなるよう、上記電源電圧を制御する制御回路と、を備えることを特徴とする。例えば、電源回路は、いずれも上記飽和領域に属する複数通りの電源電圧を発生させる電源部と、これら複数通りの電源電圧の中からいずれかを出力すべく制御信号により制御されるスイッチ部とを有する構成とし、制御回路は、上記FETにて増幅される信号のレベルに応じて上記制御信号を発生させることにより、上記電源電圧を制御する構成とする。そして、本発明に係る消費電力制御方法は、(1)ソース接地FETのドレイン・ソース間電圧に対して当該FETのドレイン電流が飽和している飽和領域を用いて、当該FETによる信号の電力増幅を行う際に、(2)当該信号のレベルに応じて当該FETのドレイン・ソース間電圧を変化させることにより、上記FETにより消費される電力を上記信号のレベルの変

4

動に追従して変化させることを特徴とする。

【0010】GaAsFETやMOSFETを例として図6(a)及び(b)に示すように、FETのドレイン電流 I_d はドレイン・ソース間電圧 V_{ds} がある値を上回ると飽和し(ピンチオフ)、ドレイン・ソース間電圧 V_{ds} を変えてもほとんど変化しなくなる。そのため、ピンチオフ電圧より高い電圧領域内でドレイン・ソース間電圧 V_{ds} を変化させることにより、FETにおける消費電力を変化させることができる。FET増幅器のドレイン・ソース間電圧対出力電力特性(図6(C)参照)から明らかなように、出力電力が小さいとき即ち増幅される信号のレベルが低いときには、ドレイン・ソース間電圧は低くてもよい。本発明においては、この点に着目し、増幅される信号のレベルに応じスイッチ部の制御等の手法でドレイン・ソース間電圧 V_{ds} を変化させるようにしている。即ち、増幅される信号のレベルが低いときにはドレイン・ソース間電圧 V_{ds} を低い電圧に下げる、といった電源電圧制御を行い、増幅する信号のレベルが低いときでも効率がさほど下がらない又は維持されるようにしている。

【0011】かかる制御においては、ゲート・ソース間電圧 V_{gs} を変化させる必要がないため、量産時において、FET間の特性ばらつきを補うための微調整をなくすことができ、より低コストでの量産が可能になる。また、振幅周波数特性や通過位相特性に現れる変化は、FETをピンチオフ領域で使用しているためゲート・ソース間電圧 V_{gs} を変化させたときほどには大きくないから、歪補償増幅器における振幅や位相の調整に際し、格別、困難性は生じない。更に、ドレイン電流 I_d を定電流化する必要がないため、A級やB級でも動作させられる大電力・高周波用の電力増幅器を提供できる。

【0012】

【発明の実施の形態】以下、本発明の好適な実施形態に関し図面に基づき説明する。なお、図4及び図5に示した従来技術と同様の又は同一の構成には同一の符号を付し、重複する説明を省略する。

【0013】図1に、本発明の一実施形態に係る方法を適用したフィードフォワード歪補償増幅器の構成を示す。この図に示す増幅器は、移動体通信例えば携帯電話向けの基地局にて、送信信号を電力増幅する高周波段の増幅器として用いられるものであり、低歪増幅という要請に対してはフィードフォワード方式による歪補償を以て、また、消費電力低減という要請に対してはレベル情報に基づく電源電圧制御を以て、対処する構成を有している。増幅すべき信号は、図中左端に記されている入力端子から入力され、カプラ18を介して主増幅器20に入力され、主増幅器20にて電力増幅される。増幅された信号は、カプラ22、遅延線路24及びカプラ26を介し、図中右端に示されている出力端子から、後段の回路例えばアンテナ(或いはその前段のフィルタ)に供給

される。

【0014】主増幅器20においては、その非線形性による歪が発生する。例えば、その周波数が近接している多数のキャリアを同時に増幅すると、混変調や相互変調等が発生する。このように主増幅器20又はその周辺の部材にて発生した歪の補償は、次のような方式即ちフィードフォワード方式により実行する。

【0015】まず、カプラ18は、入力される信号の一部を分岐し、遅延線路28を介してカプラ22に供給する。カプラ22は、主増幅器20により増幅された信号の一部を分岐し、遅延線路28経由でカプラ18から供給される信号とこの分岐した信号とを結合させ、その結果得られる信号を補助増幅器32に供給する。主増幅器20にて増幅された信号には主増幅器20にて発生した歪成分が含まれており遅延線路28経由でカプラ18から供給される信号には含まれていないため、両信号が結合に際し同タイミング・同振幅・逆位相となるように、両信号間の時間差を遅延線路28で、振幅差及び位相差をベクトル調整器30でそれぞれ打ち消せば、カプラ22における結合処理にて、歪成分を示す信号を得ることができる。

【0016】補助増幅器32はこの信号を増幅してカプラ26に供給する。カプラ26は、主増幅器20により増幅され遅延線路24経由で供給される信号に、カプラ22における結合により生じ補助増幅器32にて増幅された信号とを結合させ、出力端子から出力する。その際、結合の対象となる2種類の信号中の歪成分が同タイミング・同振幅・逆位相となるように、両信号間の時間差を遅延線路24で、振幅差及び位相差をベクトル調整器34でそれぞれ打ち消せば、カプラ26における結合処理にて、歪成分を含まない増幅出力を得ることができる。

【0017】本実施形態の特徴に係る動作、即ちレベル情報に基づく電源電圧制御は、電源回路36及び制御回路38により実現されている。図2に示すように、電源回路36は、+8V、+9V及び+10Vという3種類の電圧を出力できる電源部40と、この電圧のうちいずれかを主増幅器20内の増幅素子であるソース接地FET Trのドレイン・ソース間に印加するスイッチ部42とを、有している。制御回路38は、レベル情報に応じてスイッチ部42を制御することにより、+8V、+9V及び+10Vという3種類の電圧のうちいずれかを、FET Trのドレイン・ソース間に印加させる。

【0018】制御回路38に入力されるレベル情報は、FET Trにより増幅される信号のレベルを示す情報であり、入力信号のレベルを検出した結果、増幅出力のレベルを検出した結果、図示しない入力信号の信号源から受け取る情報等を、レベル情報として制御回路38に入力する。制御回路38によるスイッチ部42の制御は、この情報に基づき行われる。

【0019】例えば、カプラ18或いは主増幅器20に入力される信号のレベルを検出し、検出されたレベルが所定の下側しきい値より低いとき（信号が検出されないときを含む）には+8Vを、所定の上側しきい値より高いときには+10Vを、下側しきい値より高く上側しきい値より低いときには+9Vを、FET Trのドレイン・ソース間に印加する（図3参照）。また例えば、主増幅器20或いはカプラ26から出力される信号のレベルを検出し、検出されたレベルが下側しきい値より低いとき（信号が検出されないときを含む）には+8Vを、上側しきい値より高いときには+10Vを、下側しきい値より高く上側しきい値より低いときには+9Vを、FET Trのドレイン・ソース間に印加する。また例えば、信号源から与えられる情報から見て使用中のキャリアの個数が下側しきい値より少ないとき等には+8Vを、上側しきい値より多いときには+10Vを、下側しきい値より多く上側しきい値より少ないときには+9Vを、FET Trのドレイン・ソース間に印加する。

【0020】更に、本実施形態においては、電源回路36から出力可能な電源電圧値を、図6(a)及び(b)に例示されている特性上、ドレイン・ソース間電圧Vdsに対してドレイン電流Idが飽和している領域、即ちピンチオフ電圧より高電圧側の領域に属する値とする。例えば、FET Trとして図6(a)に示す特性を有するGaAsFETを用い、電源12Aにより供給されるゲート・ソース間電圧Vgsを-1.0Vに固定するものとする。この場合、ドレイン・ソース間電圧Vdsが約8V以上の領域では、ドレイン電流Idが約2Aで飽和するため、電源回路36を、8V以上の適当な電圧例えば+8V、+9V及び+10Vを、選択的に出力できるように設計する。ドレイン電流Idが飽和している領域では、ドレイン・ソース間電圧Vdsの制御により消費電力をドレイン・ソース間電圧に比例して線形的に制御できる。本実施形態においては、この点に鑑み、電源回路36から出力可能な電源電圧をドレイン電流Idが飽和している領域内におき、図3に示す段階的な消費電力制御を実行している。電源電圧=+8Vのときには消費電力は+8V×2A=16W、+9Vのときには18W、+10Vのときには20Wになる。

【0021】このように、本実施形態においては、前述した第1の解決策と異なり、ゲート・ソース間電圧Vgsを変化させていないため、量産時において、FET間の特性ばらつきを補うための微調整を行う必要が無く、より低コストでの量産が可能である。また、電源電圧制御により振幅周波数特性や通過位相特性が変化するものの、この変化は、ゲート・ソース間電圧Vgsを変化させることにともなう振幅周波数特性や通過位相特性の変化に比べ格段に小さく、ベクトル調整器30等における振幅や位相の調整に困難性をもたらすものではない。更に、第2の解決策と異なりドレイン電流Idを定電流化

7


する必要がないため、A B級やB級でも動作させられ、大電力での高周波低歪増幅により適した装置が得られる。

【0022】なお、以上の説明では、フィードフォワード方式による歪補償を例示したが、他の方式による歪補償を行う増幅装置にも本発明を適用できる。また、歪補償を実現するための回路の細部の構成に、限定を要するものでもない。例えば、本発明の効果が得られる限りにおいて、図1に示した回路に各種の変形を施してもかまわない。更に、図2に示した回路では3段階の電源電圧制御であるが、2段階の電源電圧制御、4段階以上の電源電圧制御、連続的な電源電圧制御等でもよい。使用するFETとしてGaAsFETを示し具体的な電圧値を示したが、ピンチオフ或いは飽和現象を伴う特性を有する限り、他種のFETを用いてもよいし、電源電圧を他の値に設定してもよい。そして、本発明に係る増幅装置の用途は、移動体通信の基地局向け電力増幅器に限られるものではない。


【図面の簡単な説明】

*

【図1】



【図2】



8

* 【図1】 本発明の一実施形態に係るフィードフォワード歪補償増幅器の構成を示すブロック図である。

【図2】 この実施形態における電源回路の詳細構成を示す回路図である。

【図3】 この実施形態における電源電圧制御の態様を示す特性図である。

【図4】 一従来技術に係るFET増幅器の電源制御回路の構成を示す回路図である。


【図5】 他の従来技術に係るFET増幅器の電源制御回路の構成を示すブロック図である。

【図6】 FETの特性例を示す図であり、特に(a)はGaAsFETの電圧電流特性の例を、(b)はMOSFETの電圧電流特性の例を、(c)はFET増幅器のドレイン・ソース間電圧対出力電力特性の例を、それぞれ示す図である。


【符号の説明】

20 主増幅器、36 電源回路、38 制御回路、40 電源部、42 スイッチ部、Tr FET。

【図3】




【図4】




BEST AVAILABLE COPY


【図5】




【図6】



(a) GaAs FETのソース接地静特性例



(b) MOS FETのソース接地静特性例



(c) FET増幅器のドレイン・ソース間電圧-出力電力特性例

フロントページの続き

Fターム(参考) 5J090 AA01 AA41 AA51 CA21 CA36
 CA81 CA87 FA04 FA18 FA20
 GN02 GN05 GN07 HA09 HA29
 HA38 HN15 KA12 KA15 KA48
 KA49 MA14 MA20 MA23 SA14
 TA01 TA02
 5J092 AA01 AA41 AA51 CA21 CA36
 CA81 CA87 FA04 FA18 FA20
 GR05 HA09 HA29 HA38 KA12
 KA15 KA48 KA49 MA14 MA20
 MA23 SA14 TA01 TA02

BEST AVAILABLE COPY